Percorrer por data de Publicação, começado por "2025-12-10"
A mostrar 1 - 1 de 1
Resultados por página
Opções de ordenação
- Conversor analógico-digital SAR de alta velocidade e precisão para sensores de imagem CMOSPublication . Gouveia, Marcos Cró; Barros, João Dionísio Simões; Rodrigues, Rodolfo Henrique SilvaEste trabalho apresenta o desenvolvimento de um conversor analógico-digital (Analog-Digital Converter, ADC) de aproximações sucessivas (Successive Approximation Register, SAR) de alta velocidade e precisão, destinado à integra ção em sensores de imagem CMOS (Metal-Óxido-Semicondutor Complementar). A arquitetura do ADC foi otimizada para obter rápida conversão e elevada exatidão, adequando-se às exigências de sistemas de captura de imagem modernos. O pro jeto incluiu o dimensionamento e implementação, ao nível do transístor, dos princi pais blocos funcionais do ADC SAR, nomeadamente um conversor digital-analógico (Digital-Analog Converter, DAC) de rede resistiva, um comparador dinâmico de baixo consumo e a lógica de controlo SAR, em tecnologia CMOS de 65 nm. Adi cionalmente, integrou-se a técnica de amostragem dupla correlacionada (Correlated Double Sampling, CDS) no sistema, permitindo mitigar o ruído e o offset do sinal proveniente do ADC. As simulações do circuito foram realizadas no ambiente Ca dence Virtuoso. Os resultados obtidos demonstram que o ADC atingiu um tempo de conversão de aproximadamente 0,4 µs por amostra (cerca de 2,5 MS/s) para uma resolução de 10 bits, com consumo de potência na ordem de 1 mW. Verificou-se uma elevada linearidade estática, com DNL (Diferential Non-Linearity) e INL (Integral Non-Linearity) inferiores a ±0,25 LSB (Least Significant Bit), sem códigos faltantes. A implementação da técnica CDS revelou-se eficaz, sendo possível eliminar o offset previamente presente no sistema, conforme comprovado pelos resultados obtidos.